Abstract of Japan publication No.: 61-26324

PURPOSE: To decrease number of clock signals of a slide capacitor circuit by using a PMOS switch and an NMOS switch in mixture.

CONSTITUTION: When a clock signal ϕ is at a high level, NMOS TR switches 50-1 and 60-1 are turned on and PMOS TR switches 50-2, 60-2 are turned off. Thus, a capacitor 2 is charged through the NMOS switches 50-1, 60-1 with an input signal 1. When the signal ϕ goes to a low level, the NMOS switches 50-1, 60-1 are turned off, and the PMOS switches 50-2, 60-2 are turned on. Thus, charge of the capacitor 2 is transferred to a feedback capacitor 3 and an output signal 7 integrating an input signal 1 is obtained.

(9) 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-26324

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和61年(1986)2月5日

H 03 K 19/00

8326 - 5J

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称

スイツチドキヤパシタ回路

②特 願 昭59-146840

愛出 願 昭59(1984)7月17日

@発 明 者 深 沢

繁 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

炒発 明 者 松 井 一 征

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 高橋 明夫

外1名

明 細 書

発明の名称 スイツチドキヤパシタ回路 特許請求の範囲

キヤパシタと上記キヤパシタの電極に接続されたスイツチを含むスイツチドキヤパシタ回路であって、互いにオンとオフの状態が反転させられるスイツチとしてNMOSトランジスタとPMOSトランジスタのが一トに同一のクロツク信号を加え、かで記りNMOSトランジスタによるスイツチがオンで記りNMOSトランジスタによるスイツチがオフである状態とその逆の状態に制御できるように発明の詳細な説明

〔発明の利用分野〕

本発明はスイツチドキヤパシタ回路に係り、特 に高集積化に好適なスイツチドキヤパシタ回路に 関する。

〔発明の背景〕

スイツチドキヤパシタ回路はキヤパシタに一定

することによつて倡号の演算を行う回路であつて、 第1図に示すような従来のスイツチドキヤパシタ (SC)回路ではスイツチとしては同一極性のス イツチを用いて電荷の転送を制御していた。SC 回路の基本的構成要素であるSC積分回路を例に 脱明する。第2図のタイムチャート図に示すよう なクロツク倡号φ」で、スイツチ5,6のNMO Sトランジスダ5-1,6-1をオン状態にして、 入力信号1をキヤパシタ2に充電し、クロツク φ 2 での他のNMOSトランジスタで構成される スイツチの他のNMOSトランジスタで構成され る5-2.6-2をオン状態にして、キヤパシタ 2の電荷を髙利得増福器4の負極性入力端子と出 力端子間の帰還キャパシタ3へ転送し、出力端子 7すなわち増幅器 4 の出力端子に入力信号 1 を積 分した信号を得ていた。この場合、ゆ、とゆ。が 同時にハイレベル(全てのNMOSトランジスタ スイツチがオン状態)となる期間が長ければ、キ ヤパシタ2が短絡されるなどして積分回路として

また、第1図はNMOSトランジスタスイツチを用いているが、PMOSトランジスタスイツチを使つても同様に構成できる。さらに、CMOSトランジスタスイツチを用いる場合には、φι,φιのほかにφι,φι (φι,φι α)のイレベルとローレベルを反転させた信号)の信号が必要となる。

このように従来のSC回路は、多くのクロツク 信号が必要でありそのためLSI化する上でチツ プ面積の低減や高集積化が難しかつた。なおSC 回路についてはIEBE Proceeding vol 7 1 Na 8

構成は入力信号1を蓄える入力キヤパシタ2と、 正極性入力端子がグランドに接続された高利得増 幅器4の負極性入力端子と出力端子に接続された 帰還キャパシタ3及び高利得増幅器4、入力信号 1にドレインが接続され入力キヤパシタ2の一方 の端子にソースが接続され、クロツク信号中にゲ ートが接続されたNMOSトランジスタスイツチ 50-9、グランドにドレインが接続されNMOSト ランジスタスイツチ50-1のソースにソースが 接続され、クロツク信号中にゲートが接続された PMOSトランジスタスイツチ50-2、入力キ ヤパシタ2のもう一方の端子にソースが接続され、 帰還キャパシタ3が接続された高利得増幅器4の 入力端子にドレインが接続され、クロツク信号す にゲートが接続されたPMOSトランジスタスイ ツチ60-2、PMOSトランジスタスイツチ 60-2のソースにドレインが接続され、グラン ドにソースが接続されクロツク信号々にゲートが 接続されたNMOSトランジスタスイツチ60-1より構成されている。

p. 941~966 (August 1983年) におけるR.Gregorian 他 2名による"Switched Capacitor Circuit Design"と題する文献において詳しく紹介されている。

〔発明の目的〕

したがつて、本発明の目的はクロック信号を供給する手段が簡単で高集積化あるいはチップ面積の低減が容易なSC回路を提供することにある。 〔発明の概要〕

上記の目的を達成するため本発明では、PMOSスイツチとNMOSスイツチを混用することによって、同一のクロツク信号によりクロツク信号の選移時点を除き、一方のスイツチがオンで他方のスイツチがオフである状態と、その逆の状態に制御できるようにして、SC回路のクロツク信号の数を減らしている。

〔発明の実施例〕

以下、本発明を実施例より説明する。第3回は本発明によるSC回路の一実施例の回路回で、第1回と同じ回路機能を持つものである。本回路の

本回路の動作はクロック信号 φ がハイレベルと ローレベルの 2 つのケースに分けられる。ハイレ ベルのときは N M O S トランジスタスイツチ 5 0 ー 1 , 6 0 ー 1 がオンしており、 P M O S トラン ジスイツチ 5 0 ー 2 はオフンン る。したがつて入力信号 1 は N M O S トランン タスイツチ 5 0 ー 1 , 6 0 ー 1 を通して入力がロック タスイツチ 5 0 ー 1 , 6 0 ー 1 を通して入力がロックになると、 N M O S トランジスタスインチ 5 0 ー 1 , 6 0 ー 1 はオフし P M O S トランジスタスイツチ 5 0 ー 2 , 6 0 ー 2 がオンする。この ため入力キャパシタ 2 の電荷は帰還キャパシタ 3 に転送され、入力信号 1 を積分した出力信号 7 が 得られる。

なお、第3図の実施例をCMOSトランジスタスイツチで構成する場合には、トランジスタ50ー1,50ー2,60ー1,60ー2のソースとドレインにそれぞれ反対極性のチャネルのトランジスタを並列接続し、それらのゲートにクロツク信号を反転したクロツク信号でを与えれば良い。

特開昭61-26324(3)

本実施例によればSC回路のクロック信号を、第1図の従来回路の2本から1本に減らすことがるのができる。本実施例は、簡単なSC回路の例でも、のの複雑なSC回路においての状ののでも、があるがほとなってもながないが、の数は増える。したオフクロックの場合がほとんどである。したが発明のような場合にもスイッチを中がつる。というな場合にもスイッチを中がつる。というな場合にもスイッチを中がつる。というな場合にもスイッチを中がつることができる。

なお、上記説明中でも示唆したように本発明の 場合、クロック信号の登移時点では組となつているNMOSトランジスタスイツチとPMOSトランジスタスイツチと中がつるとはオフの中間の状態になる。したがつて、高稽度のSC回路を実現するにはクロック信号の立上り時間と立立り時間が、スイツチのオン抵抗とSC用キャパシタの積(第3図では、たとえばNMOSスイツチの積(第3図では、たとえばNMOSスイツチ 2の積)に対して、十分小さくなるようにしなければならない。実際のSC回路を構成する場合には、SC回路用キヤパシタ(たとえば2,3)を大きくする、スイツチトランジスタ(たとえ)の「チャネル根ノチャネル投)を小さくする、スリッチへの信号配線の抵抗を大きくする(ポリシーンや拡散層の配線を用いる)、クロツク信号である。

〔発明の効果〕

以上説明したように、本発明によればスイツチドキヤパシタ回路のクロツク信号の数を減らせるので、クロツク配線やドライバの面積を少なくでき、スイツチドキヤパシタ回路をLSI化する上でチツプ面積の低減あるいは高集積化が可能となる

図面の簡単な説明

第1回は従来のスイツチドキヤパシタ回路の例、

第2図はそのクロツク信号、第3図は本発明のス イツチドキヤパシタ回路の実施例である。

1 …入力信号、2 …入力キヤパシタ、3 …帰選キヤパシタ、4 … 高利得増福器、5,6 … スイツチ、50-1,60-1 … N M O S トランジスタスイッチ、50-2,60-2 … P M O S トランジスタスイッチ、

代理人 弁理士 髙橋明ラ

